# **EUROPEAN PATENT OFFICE**

# Patent Abstracts of Japan

**PUBLICATION NUMBER** 

61100010

PUBLICATION DATE

19-05-86

APPLICATION DATE

23-10-84

APPLICATION NUMBER

59222397

APPLICANT: SONY CORP;


INVENTOR: SONEDA MITSUO;

INT.CL.

H03F 3/45 H03F 3/345

TITLE

: FET CIRCUIT



ABSTRACT: PURPOSE: To decrease power consumption by setting a threshold voltage of a depletion type FET forming a differential circuit less than a threshold voltage of an element forming a current source by a prescribed value so as to decrease a bias circuit.

> CONSTITUTION: The depletion FETs 1, 2 from the differential circuit. Then the threshold voltage of the FETs 1, 2 is selected smaller than the threshold voltage of an enhancement FET 3 by a prescribed value. A bias 4 is given in common to the FETs 1, 2 and the FET 3. Since one system of the bias circuits is enough in this way, the number of bias circuits is decreased. Thus, the power consumption is reduced.

COPYRIGHT: (C)1986,JPO&Japio

⑲ 日本国特許庁(JP)

①特許出願公開

# @ 公開特許公報(A) 昭61-100010

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和61年(1986)5月19日

H 03 F 3/45

6628-5 J 6628-5 J

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 FET回路

②特 顧 昭59-222397

❷出 願 昭59(1984)10月23日

砂発明者 曽根田 光生

東京都品川区北品川6丁目7番35号 ソニー株式会社内

①出 顋 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

②代理人 弁理士伊藤 貞 外1名

月 細

発明の名称 FET回路

#### 特許請求の範囲

少くとも一対のデイブレッション型のFBTからなる登動回路を有し、上配デイブレッション型のFBTのスレショルド電圧が上配差動回路の電流環を構成する素子のスレショルド電圧より所定値以上小さく形成され、上配デイブレッション型のFBTと上配電流環を構成する素子とに共通のパイプスが与えられるようにしたFBT回路。

#### 発明の詳細な説明 :

### 〔産薬上の利用分野〕

本発明は、エンハンスメント型とデイブレッション型のMOSPRTのように、スレショルド選圧の 異なるよ子を诅合せて用いたPBT回路に関する。 〔従来の技術〕

例えばFET 回路にて2 乗回路を解成する場合に、従来は第8 図に示すような回路が用いられていた。図において、差動接続された2 対のエンハンスメント型の MOSPET (101) と (102) 、 (103) と

(104) が設けられ、これらのFET (101)(102) のソースの接続点及びFBT (103)(104) のソースの接続点がそれぞれエンハンスメント型の MOSPET (105) 及び (106) のドレインソースを通じて電流源 (107) に接続される。

また P B T (101) と (104) 、 (102) と (103) の ゲートが 互い に接続される。また入力 選子 (108) がコンデンサ (109) を通じて F B T (101) (104) の ゲートの接続点に接続され、この接続点が抵抗器 (110) を通じて バイアス電圧原 (111) に接続されると共に、 F B T (102) (103) の ゲートの接続点が電圧原 (111) に接続される。

さらに入力増子 (108) がコンデンサ (112) を通じて F B T (105) のゲートに接続され、この接続点が 抵抗器 (113) を通じてパイアス電圧原 (114) に接続 されると共に、 F B T (106) のゲートが ほ圧原 (114) に接続される。

そしてFET (101) と (103) 、 (102) と (104) のド レインが互いに接続される。

この回路において、蚕少债号入力に対してパイ

特別間61-100010(2)

アス電圧板 (114) の電圧 V₁ とパイナス電圧原 (111) の電圧 V₂ の関係を

$$V_z \geq V_1 + \sqrt{\frac{I_D}{k}}$$

但し、
$$k = \frac{\mu \epsilon_{0X}}{2.10}$$

I<sub>D</sub>: FET (101) ~ (104) に流れるドレイン 環流

とすることにより、入力臨子 (108) の信号電圧 vin に対する F E T (101) ~ (104) のドレインを流れる信 号電旋 i out を

とすることができる。

ところがこの回路において、各FBTのパイアスの関係から、コンデンサ (109) (112) 、抵抗器(110) (113) 、パイアス選圧 雄 (111) (114) の構成がそれぞれ 2 組ずつ必要である。 特にパイアス 選圧 原は一致に 弟 9 凶に示すような ソースホロア型の回路が用いられるが、ローインピーダンスにするためには 各衆子の W 値、パワー共にかな 9 必要であり、

き、また効率や信頼性を向上させることができる。 【実施例】

第 1 図は基本となる整動アンプを構成した場合の例を示す。図において、ディブレッション型のMO 8 F B T (1) (2) が 整動 接続され、そのソースの接続点がエンハンスメント型の MO 8 F B T (3) のドレインソースを通じて接地 される。この F B T (2) と (3) のゲートが共通のバイアス電圧原(4) に接続される。また入力な子(5) がコンデンサ(6) を通て F B T (1) のゲートに接続されると共に、この F B T が抵抗器(7) を通じて電圧原(4) に接続される。

この回路において、PET (1) (2) のスレショルド電圧  $V_{thD}$  を、PET (3) のスレショルド電圧  $V_{thE}$  に対して

$$V_{thE} - V_{thD} \ge \sqrt{\frac{I_D}{k_D}}$$
 .... (i)

$$\underline{\theta} \ \mathsf{L} \ , \ \ \mathsf{k}_0 = \frac{\mu \, \mathsf{s}_{0x}}{2 \, \mathsf{tox}} \ \cdot \ \frac{\mathsf{W}}{\mathsf{L}}$$

となるように、 Viao . Vibeの値を放射する。 このようにすることにより、 FET(1)(2)と(3)と このような回路を2組設けることは、回路設計上 徳めて不都合であつた。

#### [発明が解決しようとする問題点]

従来の回路は上述のように構成されていた。しかしながらこの回路において、バイアス回路のために素子数が増大し、IC化した場合のチップ面積の増加、消費電力の増加などの問題点があつた。 【問題点を解決するための手段】

本発明は、少くとも一対のディブレッション型の P.E.T (1)(2)からなる差動回路を有し、上記ディブレッション型の P.E.T (1)(2)のスレショルド電圧が上配差動回路の電流原を構成する素子(3)のスレショルト電圧より所定値以上小さく形成され、上記ディブレッション型の P.E.T (1)(2)と上配電流原を構成する業子(3)とに共通のベイアス(4)が与えられるようにした P.E.T. 回路である。

#### 〔作用〕

上述の回路によれば、パイアス回路が削減され、 これによつてIC化した場合のチップ面積の成少、 消費電力の低級、価格の低下などを計ることがで

のパイアス回路を一系紋にすることができ、また 入力回路(コンヂンサ(6)及び抵抗器(7))も1组で 可能どなり、回路を大幅に削波することができる。

なお FBT (2)のドレインに得られる出力信号電流 iout は、入力婦子(5)の入力信号電圧 vin に対して

となる。

従つてこの回絡においてIC化した場合のチップ面積の減少、消費電力の低減、価格の低下などを計ることができ、また効率や信頼性を向上させることができる。

また第2図は上述の回路を2根ダブルベランス型で設けて掛算器を構成した場合である。この回路においてもパイアス電圧版(4)は一系鉄のみでよく、また入力回路もそれぞれの入力第子60分に対して1組ずつでよい。この回路において出力信号電流ioutは、入力電子50分の入力皆号電圧vin1,vinz K対して

となる。

さらに第3図は2乗回路を構成した場合で、上述の入力端子6163が共通に信号原50に接続される。この例においてさらに単相入力とした場合の具体回路は第4図に示すようになり、この例において上述の従来例の第8図と比較すると、回路の削減の効果が明瞭になる。

また第 5 図は、例えば映像信号のオフセット電圧を、水平プランキング期間に所定電圧にクランプする回路に使用される、電圧オフセット補正機能付きの掛算器を構成した場合で、この例においてスイッチ (11 a) (11 b) (12 a) (12 b) がオンされると電圧オフセットが電圧原間の電圧に袖正される。この例においても、オフセット用の電圧原間を一系統のみとすることができる。

また第6因はAM変調器を存成した場合で、この場合には、抵抗器UAをFET(3)のゲートとバイフスの圧成(4)との間に設ける。

さらに現7凶は、 PSTの 悉板効果を用いてス レショルド電圧を変えるよう にした 遊台にはPST は全てエンヘンスメント型で構成され、FET (3a)(3b) にスレショルド電圧を上げるための負 の電圧原(9が接続される。

この例においても、上述と同様の作用効果を得ることができる。

なおこの発明は、 PMOS . NMOS . CMOS . J FT . TPT , SO I 等の MOSFET を用いた回路に同様に 適用できる。

#### [発明の効果]

本発明によれば、パイアス回路が別談され、これによつてIC化した場合のチップ面積の減少、 係受電力の低減、価格の低下などを計ることができ、また効率や信頼性を向上させることができる ようになつた。


#### 図面の簡単な説明

第1図は本発明の一例の構成図、第2図〜系'7 図は他の例の構成図、第8図、第9図は従来の回 路の説明のための図である。

(1)(2)はデイブレッション提のFET、(3)はエン ハンスメント型のFET、(4)はパイアス選圧原で

ある。





第2因 vint 51 61 1a 2a 1b vin2 vin2 72 71 3a 3b 2 4

## 初周昭61-100010(4)

